Xilinx lance Versal HBM

Sep 26, 2023

Ce n'est un secret pour personne que nous nous noyons sous les données. Les applications et les algorithmes d'aujourd'hui nécessitent des quantités de données presque incompréhensibles, ce qui signifie que les besoins en bande passante explosent plus rapidement que les technologies de mise en réseau et de mémoire ne peuvent le faire. Même avec les accélérateurs les plus avancés que nous pouvons construire avec nos FPGA, nous pouvons être étouffés en essayant d'obtenir des données sur et hors de la puce et de trouver des endroits pour stocker des informations pendant que nous les traitons.

Même si la bande passante mémoire a augmenté rapidement, la demande augmente plus rapidement. La circulation de zettaoctets d'informations dans le monde entier a poussé les technologies actuelles jusqu'au point de rupture. Pousser les tâches critiques vers les FPGA n'aide pas si le système manque de bande passante mémoire.

Dans le même temps, de plus en plus de ces données doivent être sécurisées, et chaque fois que des données sont déplacées sur une interface, elles deviennent vulnérables.

Ce dont nous avons besoin, c'est de rapprocher la mémoire du traitement.

Xilinx a fait un grand pas vers la localisation de la mémoire avec sa nouvelle série Versal HBM de dispositifs "ACAP" (nous les considérons comme des FPGA). HBM (ou mémoire à bande passante élevée) est conçue pour s'asseoir dans le même boîtier avec d'autres éléments de traitement, communiquant via une technologie de conditionnement avancée d'interconnexion de silicium empilé (SSI). En gardant la mémoire dans le boîtier, des connexions à bande passante beaucoup plus élevée sont possibles, et en évitant les interfaces de mémoire hors puce, on réduit considérablement la consommation d'énergie et la latence de l'interface.

C'est loin d'être le premier rodéo de Xilinx avec SSI. La société a été pionnière dans les interposeurs de silicium avec FPGA il y a des années, et ce nouveau dispositif est construit sur SSI de quatrième génération. Au début, SSI a été utilisé principalement pour augmenter le rendement effectif en regroupant plusieurs puces FPGA plus petites dans un seul boîtier pour construire un FPGA plus grand. Mais aujourd'hui, SSI est également utilisé pour rendre le silicium de Xilinx plus évolutif et polyvalent. Pour construire Versal HBM, par exemple, ils ont simplement échangé un chiplet "Super Logic Region" (SLR) contre une pile HBM2e de leur appareil Versal Premium pour construire Versal HBM. (OK, c'est un peu plus compliqué que ça, mais vous voyez l'idée.)

Comparé à la DDR5 externe, le HBM intégré offre 8 fois plus de bande passante à 63 % de puissance en moins. Et c'est un gros problème. Le stationnement d'une pile HBM à l'intérieur de votre FPGA vous offre une aubaine de bande passante mémoire, tout en économisant votre budget d'alimentation pour le traitement.

Ce n'est pas la première fois que Xilinx intègre HBM dans l'un de ses appareils. Une version de leurs FPGA Virtex Ultrascale + de génération précédente comportait HBM dans le package. Le nouveau Versal HBM surpasse celui-ci dans tous les axes, cependant, avec 1,8 fois la bande passante mémoire (de 460 Gbps à 820 Gbps) à 15% de puissance inférieure et 2x la capacité de mémoire HBM (32 Go contre 16 Go).

Cependant, Versal HBM a bien plus que juste plus de bande passante mémoire. Ils ont également considérablement augmenté la taille des canaux SerDes pour obtenir des données sur et hors de l'appareil, doublant la bande passante totale à un hallucinant 5,6 To/s. Le SerDes est évolutif pour une flexibilité d'application maximale, avec 32 Gbps NRZ pour les interfaces 100G optimisées en puissance, 58 Gbps PAM4 pour la rampe et le déploiement 400G actuels, et 112 Gbps PAM4 super sportif pour le futur développement de réseau de 800 Go sur 100G par voie optique.

De nombreuses interfaces standard sont pré-construites et renforcées pour vous, y compris 2,4 To/s de bande passante Ethernet évolutive qui offre plusieurs débits : 400/200/100/50/40/25/10G avec FEC, et multi-standard : FlexE, Flex-O, eCPRI, FCoE et OTN. La sécurité peut être assurée rapidement avec un débit de cryptage de 1,2 To/s fourni par Crypto AES-GCM-256/128, MACsec, IPsec, qui, selon Xilinx, est le « seul moteur de cryptage 400G renforcé au monde sur une plate-forme adaptable ».

Si PCIe est votre confiture, Versal HBM contient 1,5 To/s de bande passante de liaison PCIe agrégée via PCIe Gen5 avec DMA, CCIX et CXL (oui, jouer pour l'une ou l'autre équipe maintenant). L'interface PCIe dispose d'une connectivité dédiée via le réseau sur puce (NoC) programmable à la mémoire.

Ainsi, Versal HBM peut évidemment faire un super travail en obtenant et en sortant des données sur la puce et en les stockant en mémoire pendant qu'elles sont là. Mais qu'en est-il de la capacité de faire un travail réel?

Le nouvel appareil dispose d'un triple en-tête de capacités pour exécuter et accélérer une grande variété de charges de travail. Xilinx les appelle désormais "moteurs, et Versal HBM (comme leurs autres appareils ACAP) comprend des moteurs "Scalar", "Adaptable" et "DSP". En termes plus conventionnels, les moteurs "Scalar" sont des systèmes de traitement basés sur Arm. composé de processeurs d'application Arm Cortex-A72 à double cœur et de processeurs en temps réel Arm Cortex-R5F à double cœur. , et les moteurs « DSP » se composent de tranches DSP de 7,4 K ou 10,9 K. Ensemble, cela représente une quantité impressionnante de ressources de calcul pour résoudre les problèmes difficiles des réseaux, des centres de données, des tests et des mesures, ainsi que de l'aérospatiale et de la défense – les marchés cibles. pour Versal HBM.

Xilinx a fourni quelques repères. Dans le domaine de la santé, sur le moteur de recommandation en temps réel - Algorithme de similarité cosinus - Prédictions des résultats cliniques, dans lequel ils affirment que Versal HBM peut gérer 2 fois la taille de la base de données des patients de la génération précédente Virtex UltraScale + et 4 fois la taille d'un processeur Intel de 3e génération Processeur évolutif x867 Xeon or/platine. En termes de vitesse, ils revendiquent 100x la vitesse du Virtex et 200x celle du x86.

La deuxième référence est la détection de fraude en temps réel – algorithme de modularité de Louvain – pour détecter les anomalies de comportement/transactions. (Vous savez, lorsque la compagnie de carte de crédit appelle et vous demande si vous venez d'acheter une Ferrari sur l'île de Pâques.) Dans cet exemple, ils revendiquent le même avantage de capacité 2x et 4x (nombre de sommets), et une vitesse plus modeste de 10x et 20x avantage sur Virtex et x86 respectivement.

Si les tas de puces sont plus votre style de référence, Xilinx dit que Versal HBM contient l'équivalent de 14 appareils Virtex UltraScale, avec l'équivalent de 32 puces DDR5 de HBM.

Versal HBM sera disponible en 2 tailles de base, mais avec 3 portions différentes de HBM - 8, 16 ou 32 Go. Vous pouvez commencer votre conception dès maintenant avec la série Versal Premium (qui est fondamentalement la même que la Versal HBM, mais sans le HBM). La documentation est disponible dès maintenant, les outils le second semestre 2021 et les appareils commencent à échantillonner le second semestre 2022.